연산의 결과 도출 및 자료 기억 방법 - 조합논리 회로 - 기억회로의 구성 및 작동 원리 - 순차회로 조합논리 회로 조합회로는 입력과 출력을 가진 논리 게이트의 집합으로 출력은 현재의 입력(0, 1)값과 조합의 함수이며, 순차 논리회로는 게이트 뿐만 아니라 기억능력이 있는 플립플롭(Flip-Flop)으로 구성된다. 조합회로의 설계 절차 1. 문제가 제시 된다 2. 입력과 출력 변수에 문자 기호를 붙인다 3. 입력과 출려사이의 관계를 정의하는 진리표를 유도한다 4. 각 출력에 대한 간소화된 부울 함수를 얻는다 5. 논리도를 작성한다 대표적 조합 회로 가산기(Adder) : 두 개 (그 이상)의 입력을 받아 결과물을 출력하는 조합논리 회로 - 반 가산기(Half Adder) - 기본 게이트 설명 시 다루었던..

부울 대수와 논리식의 간편화 - 부울 대수 (Boolean Algebra) - 논리식의 간편화 카노(Karnaugh) 맵 부울 대수(Boolean Algebra) 참(True)과 거짓(False)을 판별할 수 있는 논리적 명제를 수학적 표현의 논리 전개식으로 구현한 것은 1854년 영국의 수학자 부울(G. Boole)에 의해서이다. - 논리 회로의 형태와 구조를 기술하는데 필요한 수학적인 이론 - 부울 대수를 사용하면 변수들의 진리 표 관계를 대수식으로 표현하기에 용이 - 동일한 성능을 갖는 더 간단한 회로를 만들기에 편리하다 부울 대수의 기본 법칙 - 교환법칙 (communtatice Law) - 결합법칙 (Associative Law) - 분배법칙 (Distributive Law) - 드모르강의 정리..